Почему 63-ку я оставил на потом? Ну, во-первых, я с детства привык самое вкусное кушать последним

Ну а во-вторых концепт идеи на 63-ке у меня только вызревал. С PCM63-й пришлось упереться в некий момент, над решением которого ломает голову половина инета. Дело в том, что 63-ка - МОНО-ЦАП, а стандартный i2s нужно ПРАВИЛЬНО разделить по сигналу LRCK на два отдельных потока - для левого и правого ЦАПа соответственно. А тут путей не так уж и много.
1. "Тупой буржуйский" способ - LRCK используют для выборки левого, проинвертированный LRCK - для выборки правого ЦАПов - всего делов-то. Все работает, тому доказательство АудиоНот ДАК-1. Но! Существуют великие умы, которые на дорогих приборах увидели что-то и постановили, что якобы тут есть проблема, ибо сигнал этот во время инверсии задерживается на время задержки одного ЛЭ инвертора, что приводит к задерже по времени данных, приходящих в ЦАП и _якобы_ возникающим из-за этого фазовым искажениям. И апеллируют прослушкой белого шума

Хоть я не слушал АудиоНот ДАК-1, но хаятелей я не дюблю так же, как и профанаторов, я решил поверить инженерному нутру - способ ОПРОБУЮ, если надо будет.
2. "Правильный" способ - вернее их два: применение ПЛИС для буферизации и последующей синхронной выдачи данных каналов, или же применение ЦФ. А ЦФ бывают очень разные. В свое время с целью реализации наиболее простого "правильного" варианта мною для пары 63-к был куплен не менее дорогой и распальцованный SM5847 (который вот сейчас остался не при делах). ПЛИС я не рассматривал в принципе, это не сюда, недоступны и опыта работы с ними нет(пока). Остается ЦФ... Но абсурд в том, что ЦФ (и судя по отзывам, и позже по моему собственному опыту - очень и очень хороший ЦФ) имеется внутри SRC4392... Лепить ему во хвост второй? Да впридачу пришлось бы ЧД на выходе SRC4392 выставить 96 кГц, чтоб все последующее (ЦФ+ЦАП) могло это схавать...
Так дело не пойдет. ТЗ вызревало последовательно. Стало ясно, что максимум в 192 кГц на выходе SRC4392 - этого достаточно, ДОЛЖЕН БЫТЬ СПОСОБ просто разделить поток. Оно мне натурально спать не давало. И вот, решение родилось. Не знаю - приходило-ли в голову доселе кому-либо такое, может я изобрел порванный боян (хоть не заметил), а может... и нет

Подпункт ТЗ по разделению потока предполагает синхронную смену состояний выборки на ЦАП-ах каналов. Значит нужно устранить задержку? Как? Определенно, чем-то быстродействующим...и чтоб смена состояний была одновременной - дифференциальное устройство. Компаратором? С дифференциальным выходом!!! AD8611!
Надо сказать, что такой разделятор превзошел все мои ожидания, и имеет приятный побочный эффект - выставляя порог срабатывания можно полуить идеальное 50% заполнение при работе с любым входным уровнем, то есть он еще и согласует логические уровни!!! (3,3в на выходе SRC4392 в 5В на входе ЦАПа.) Короче, три в одном. ОБЩАЯ задержка LRCK составляет 4 наносекунды (на порядок меньше вносимого одним инвертором 74НС), а фронты выходных сигналов идеально противофазны в наносекундном диапазоне. Если кому отдельно интересен будет этот момент - могу даже осциллограмму выложить, а можете и сами проверить.
Так вот, была разработана и изготовлена платка под PCM63 с задуманным девайсом. Каждому ЦАП-у - свой стаб (никакой эзотерики, техасские 78/7905), отдельное питание компаратора, отдельное питание выхлопа.